Table of Content
在現代半導體製程中，離子佈植、蝕刻、金屬化等步驟會在矽晶格內留下高濃度缺陷與殘餘應力；若不經過「退火 (Annealing)」修復，這些缺陷將拉低載子遷移率、升高接觸電阻，甚至導致封裝後的熱機械破裂。退火技術從最早 1970 年代的「長時間爐管」演進到今日僅需數毫秒的雷射尖峰退火 (LSA)，縮短熱處理時間三個數量級，同時將熱擴散風險降到最低。
1. 退火的熱動力學基礎：擴散與晶格重建
退火可視為在控制氣氛中加熱半導體，以讓原子擴散至能量較低的晶格位置並釋放位錯與空位所儲存的彈性能。對離子佈植後的矽而言，活化過程可用 Arrhenius 形式描述：
Activation Fraction∝1−e–
其中 Ea為活化能，對磷植入矽約 2.8 e
- 高溫 (T)：加速摻雜原子移動到取代位，釋放自由載子。
- 短時間 (t)：避免過度橫向擴散造成短通道效應。
2. 退火在半導體製程的三大核心任務
2.1 電性活化：讓摻雜真的變成「自由載子」
離子佈植將摻雜原子打進晶格間隙；只有退火能把它們拉回「取代位」，使 n 型磷 / p 型硼真正貢獻導電。實驗顯示，對 600 °C / 10 s RTA 後磷植矽片的方塊電阻可從 1 kΩ/□ 降至 < 100 Ω/□。
2.2 缺陷修復與應力釋放
等效 Von-Mises 應力會在熱循環中反覆作用於閘極堆疊；利用 350 °C 的「應力釋放退火 (Stress-Relief Anneal, SRA)」可使非晶層再結晶並降低矽-二氧化矽介面缺陷密度 25 %
2.3 矽化物與接點形成
金屬/矽接觸必須形成低電阻矽化物 (NiSi, CoSi₂)。典型鎳矽化需要 450–550 °C、30 s 的 RTA；TEM 原位觀察指出鎳原子將沿矽缺陷擴散並生成緻密 NiSi，相較未退火樣品接觸電阻降低一個數量級。
3. 退火參數如何左右電性與機械應力？
| 退火類型 | 溫度 (°C) | 持溫時間 | 氣氛 | 典型應用 | 影響概述 |
|---|---|---|---|---|---|
| 爐管退火 | 800–1050 | 30 min–2 h | N₂/H₂ | 矽晶再生、功率器件 | 高活化，但橫向擴散大 |
| RTA | 900–1100 | 5–60 s | N₂ or Ar | CMOS 摻雜活化 | 活化足夠，擴散受控 |
| Spike Anneal | 1050–1150 | < 1 s | N₂ | 7 nm 以下邏輯 | 幾乎零橫向擴散 |
| LSA | 1300–1400 (表面) | 100 µs–2 ms | Ar | 3 nm 節點、SiGe 應變層 | 表層快速活化，基底低溫 |
4. 先進退火技術：速度、均勻度與熱 Budget 的三重進化
| 技術 | 能量耦合機制 | 溫度尖峰 持溫時間 | 晶圓面內溫差 (3σ) | 適用節點 Application:Application: | 特色與挑戰 |
|---|---|---|---|---|---|
| 多區段 RTA | 12 × LED 或石英燈陣列獨立控功 | 900–1150 °C / 5–60 s | ±3 °C 以內 | 28 nm → 7 nm (摻雜活化) | 可分區補償熱影；需精密光通量校正防“熱島” |
| Flash Lamp Anneal | 氙閃光燈，脈衝 0.5–20 ms | 表面 1250–1350 °C / 0.5–5 ms | ±4 °C | 14 nm → 5 nm (薄體 FinFET) | 單脈衝完成活化；但 GaN、SiC 表面易熱崩需雷射清洗 |
| 雷射尖峰退火 (LSA) | 308 nm XeCl 雷射線形束 | 1300–1450 °C / 100–800 µs | ±1 °C | 5 nm → 2 nm (EUV BEOL、SiGe 應變層) | 熱梯度 > 500 K/µm 僅加熱 50 nm 深度，橫向擴散 < 0.5 nm；需真空載台以抑制氧化 |
| 微波/電感耦合退火 | 5.8 GHz 微波或 13.56 MHz RF 線圈 | 金屬層局部 900–1000 °C / 10–50 µs | ±5 °C | 新型 3D IC TSV 退火、金屬配線應力釋放 | 直接耦合金屬線不加熱矽基底，能耗降 40 %；需防止電弧放電 |
| 背面雷射退火 | 532 nm 半導體雷射穿透玻璃載板 | 1100–1300 °C / 200–600 µs | ±2 °C | 薄晶圓 < 50 µm、CIS、MEMS | 表層覆金屬或阻擋層時仍可由背面活化；需臨時貼靶玻璃輔助搬運 |
進化亮點
- 熱 Budget 壓縮三個數量級
以 5 nm FinFET 的磷源極摻雜為例，傳統爐管退火需要 1000 °C × 60 min ≈ 3600 kJ/wafer；LSA 只需 1350 °C × 500 µs ≈ 0.9 kJ/wafer，能量下降近四千倍，顯著減少橫向/縱向擴散。 - 均勻度與設備整合
多區段 RTA 與 FLA 皆已整合 in-situ pyrometer + AI 預測模型，可動態調整各區功率；最優案例（三星 5 nm Line）單片 ΔRₛ < 1.5 Ω/□。 - 材料相容性
- SiGe/SiP 應變層：LSA 可在表層短暫進入過熔溫區域 (T > Tₘ + 20 K)，誘導自修復再結晶，遷移率 +18 %。
- 金屬-高介電(MHK) 堆疊：Spike + µ-Wave 雙段退火避免 HfO₂ 結晶粗化，等效氧化層厚度 (EOT) 下降 0.3 Å 而漏電不升高。 - 製程窗口管理
先進線體多採「Cluster Tool」將離子佈植、去膠、清洗、RTA/LSA 置於同腔室或真空轉盤內，前後等待時間 < 60 s，防止植入後的自發缺陷聚集。
這些技術的核心共識是：把熱留在表面、把時間縮到毫秒、把能量集中在需要活化的位置。未來的 2 nm 甚至 Å 級節點，業界正研究 極紫外脈衝-誘導退火 (EUV-PIA) 與 飛秒雷射選區退火，將空間選擇性細分到微米級，或許不久後就能在特定區段「點狀」活化，完全解除熱 Budget 對元件幾何極限的束縛。
退火遠不只是「把晶圓丟進烤箱」那麼簡單；它同時肩負 摻雜活化、缺陷修復、應力釋放與接觸電阻優化 的任務。隨著邏輯節點逼近 2 nm，傳統長時間爐管退火已難兼顧活化與擴散抑制；取而代之的 RTA / Spike / LSA 將熱處理窗口壓縮到毫秒級，且配合紅外、雷射或微波能量耦合，實現「表層高溫、體內低溫」的理想溫度梯度。未來，退火更將結合 AI 溫控回授 與 原位阻值監測，即時調整功率曲線，確保每片晶圓都能在最小熱 Budget 下達到最大電性收益。對製程與封裝工程師而言，提早在 設計 PDK 階段建立「退火-擴散-機械應力」三維模型，並以實驗數據校正，就能把良率與可靠度風險降到最低，這正是退火真正的價值所在。
