看到 3nm、2nm 這類新聞時，很容易產生一個直覺：奈米數字越小，晶片就越先進；既然如此，所有產品遲早都應該改用最小節點。但實際走進半導體供應鏈，你會發現 28nm、40nm，甚至更大的成熟製程仍然大量生產，而且許多產品根本不急著搬家。
原因並不複雜。先進製程主要解決高運算密度與低功耗問題；成熟製程則擅長成本、可靠度、特殊元件與長期供貨。CPU、GPU 與 AI 加速器需要在有限面積塞入大量電晶體，適合先進節點；車用 MCU、電源管理 IC、顯示驅動、感測器與功率元件，往往更在意耐壓、類比特性、良率與驗證年限，成熟節點反而更合理。
這篇文章不把兩者排成高低階，而是從實際應用回答：什麼晶片值得上先進製程？哪些產品留在成熟製程更划算？又該用哪些條件判斷？
先進製程與成熟製程怎麼區分？
製程節點（Process Node）原本和電晶體閘極尺寸有較直接的關係，但進入 FinFET 與 GAA 等立體電晶體世代後，3nm、5nm 已不能當成某個單一結構的實際長度。今天的節點名稱，更像是一套製程世代與設計規則的代號，用來代表電晶體密度、效能、功耗及製造能力的組合。
「先進」和「成熟」也沒有全球統一的固定分界。通常市場會把正在推動邏輯密度極限、採用最新電晶體架構與微影設備的節點稱為先進製程；量產多年、良率與供應鏈已穩定的節點則稱為成熟製程。隨著時間前進，原本的先進節點也會逐漸成熟，因此判斷時不應只背一條奈米界線。
更實用的看法是：先進製程追求「每平方毫米可以完成多少運算」；成熟製程追求「這個功能能否用可控成本穩定做很多年」。兩者解決的問題本來就不同。
先進製程主要用在哪些產品？
先進製程最適合電晶體數量龐大、運算密度高，而且功耗直接限制產品表現的晶片。典型應用包括手機 SoC、桌上型與伺服器 CPU、GPU、AI 加速器、高速網路交換晶片，以及部分高階 FPGA。
以 AI 晶片為例，同一面積若能放進更多運算單元與快取，就有機會提升每瓦算力；電晶體切換與漏電控制若改善，也能降低資料中心的供電與散熱壓力。TSMC 的 N2 官方資料便把效能與功耗改善列為主要價值，而不是只強調「尺寸更小」。若想進一步理解 AI 晶片從晶圓到系統的關係，可搭配高密度 IC 封裝技術的結構解析一起閱讀。
不過，先進節點的代價也很直接：晶圓、光罩、EDA 驗證與 IP 授權成本更高，設計規則更複雜，開發失敗的損失也更大。因此它適合出貨量夠大、單價夠高，或效能與功耗優勢能轉化成市場價值的產品，而不是所有晶片的標準答案。
成熟製程為什麼仍用在大量晶片？
成熟製程常見於 MCU、電源管理 IC（PMIC）、類比 IC、顯示驅動 IC、影像感測器、MEMS、射頻元件與部分功率半導體。這些晶片未必需要幾百億顆電晶體，卻可能需要較高工作電壓、低雜訊、精準類比特性、非揮發性記憶體或特殊材料結構。
例如 MCU 的工作是讀取感測器、控制馬達、處理通訊與執行即時控制。當程式與運算量不大，將它從成熟節點搬到最先進節點，節省的面積與功耗未必足以抵銷重新設計、驗證及光罩成本。感測器也不是縮得越小越好；MEMS 需要機械結構、腔體與特定厚度，設計重點和純邏輯電晶體完全不同。相關製造背景可參考MEMS 從矽晶圓到感測器的製造流程。
成熟不等於落後。它代表製程窗口、缺陷模式、封裝方式與供應鏈經過長期學習，工程師更容易預測產品在溫度、電壓與時間變化下的行為。對功能固定、生命週期長的產品，這種可預測性通常比多擠進一些電晶體更有價值。
車用與工業晶片為什麼偏愛成熟節點？
汽車與工業設備常要求產品連續供應十年以上，並在高低溫、振動、電源雜訊及電磁干擾下穩定工作。晶片一旦更換製程，往往需要重新做功能安全、可靠度與整車系統驗證；這些時間與成本，不是單看每片晶圓價格就能計算。
車內當然也有先進製程，例如智慧座艙與自動駕駛運算平台需要高算力。但車窗控制、電池管理、馬達控制、雷達周邊、氣囊與大量感測介面，仍大量依賴成熟節點。這形成一個常被忽略的現象：同一台車裡，最先進的運算晶片和非常成熟的控制晶片會同時存在。
功率元件更能說明「奈米越小越好」為什麼不成立。功率元件需要承受高電壓與大電流，漂移層、導通電阻、崩潰電場及散熱路徑才是關鍵。SiC 與 GaN 甚至是透過材料系統改變性能邊界，而不是追逐邏輯 IC 的最小線寬。
先進與成熟製程的工程差異有哪些？
| 比較項目 | 先進製程 | 成熟製程 |
|---|---|---|
| 主要目標 | 高電晶體密度、效能與每瓦運算 | 成本、良率、可靠度與特殊元件整合 |
| 典型產品 | CPU、GPU、手機 SoC、AI 加速器、高速網通 | MCU、PMIC、類比 IC、感測器、顯示驅動、功率元件 |
| 開發成本 | 光罩、IP、驗證與設計成本高 | 工具與生態成熟，開發門檻通常較低 |
| 晶片面積 | 適合縮小高密度數位邏輯 | 對高壓、類比與被動元件不一定有利 |
| 量產風險 | 新節點初期需經歷良率爬坡 | 製程窗口及失效模式較明確 |
| 產品生命週期 | 常見於快速迭代、高價產品 | 適合長期供貨及高可靠度產品 |
這張表不是在說成熟製程一定便宜。晶圓尺寸、特殊模組、產能供需與封裝測試都會改變成本；同樣地，先進製程若能大幅縮小高價 SoC 面積，也可能在大量出貨時產生經濟效益。真正要比較的是完整產品成本，而不是只看奈米數字或單片晶圓報價。
一個產品可以同時使用兩種製程嗎？
可以，而且 chiplet 與先進封裝正讓這種分工變得更常見。高效能運算系統可以把最需要密度與速度的運算核心放在先進節點，再把 I/O、類比、射頻或快取等功能放在較成熟、成本較合理的節點，最後透過 2.5D 或 3D 封裝整合。
TSMC 3DFabric 的官方介紹也把異質整合視為重要方向：不易隨邏輯節點縮放的功能，不必被迫和運算核心使用同一個製程。這種做法不是退而求其次，而是讓每一塊晶粒使用最合適的技術。若要了解封裝如何把不同晶粒接在一起，可延伸閱讀先進封裝技術的發展與應用。
混合節點也有代價：晶粒間的介面、測試、封裝良率、散熱與供應鏈管理都更複雜。對規模不大的產品，單晶片成熟製程可能依然是最簡潔可靠的做法。
判斷製程時應該先問哪幾個問題？
與其先問「能不能用 3nm」，工程師通常更該依序問下面幾題：
- 運算密度是否真的構成瓶頸？如果產品只需要簡單控制，縮小邏輯面積的價值可能有限。
- 功耗下降能否帶來系統收益？對手機與資料中心，省下的每一瓦都很重要；對低頻控制器，差異可能不大。
- 是否需要高壓、類比、RF、嵌入式記憶體或 MEMS？特殊元件常比純數位縮放更決定節點選擇。
- 出貨量與售價能否攤提開發成本？先進節點的光罩與驗證費用，需要足夠商業規模支撐。
- 產品要供應多久、認證多嚴格？車用、醫療與工控產品通常更重視長期供貨與可靠度紀錄。
- 能否拆成不同節點的 chiplet？若只有部分功能需要先進製程，異質整合可能比整顆搬遷更合理。
此外，製程縮小後功率密度往往上升，封裝與散熱也要同步評估。只看晶片標稱功耗而忽略系統熱設計，很容易把製程收益消耗在降頻與冷卻上；可搭配TDP 與 PUE 的判讀方式檢查整體能源成本。
最適合產品的節點，才是真正的先進
先進製程的價值，在於用更高密度與更好的每瓦效能，推動 AI、手機與高效能運算繼續前進；成熟製程的價值，則是用穩定良率、特殊元件能力、可靠度紀錄與長期供貨，支撐汽車、工業設備及日常電子產品。
因此，看到晶片使用 28nm 或 40nm，不必立刻判斷它落後；看到 2nm 或 3nm，也不能只憑節點就認定產品一定成功。先確認晶片要完成什麼工作，再比較效能、功耗、耐壓、成本、可靠度與供應週期。能在正確的位置使用正確的製程，才是半導體設計真正成熟的地方。
