NA（Numerical Aperture，數值孔徑）是微影光學系統收集與聚焦光線能力的無因次物理量，直接決定晶圓上能蝕刻出的最小線寬極限。在極紫外光（Extreme Ultraviolet，EUV）光源波長固定於 13.5 nm 的物理現實下，提升數值孔徑是半導體製程跨越 3nm/2nm、邁向 A16（1.6 nm）、A14 乃至埃米（Angstrom）世代最核心的微縮突破口。
然而，光學孔徑從標準 EUV 的 0.33 躍升至 High-NA 的 0.55，並非單純更換大型鏡片。物理規律帶來了嚴苛的工程代價：焦深（Depth of Focus，DOF）以孔徑平方反比劇烈銳減至 10～15 nm 等級，入射角過大引發的光罩 3D 遮蔽效應更迫使 ASML 與蔡司（Carl Zeiss）改採非對稱的「變形光學（Anamorphic Optics）」，直接將單次曝光視場砍半至 26 mm × 16.5 mm，引爆巨型 AI 晶片的光罩拼接（Stitching）與單台高達 3.8 億歐元的量產成本考驗。
本文拆解瑞利準則的三大微影變數，提供 DUV、0.33 EUV、0.55 High-NA 到未來 Hyper-NA 的完整規格對照表，並深入解析焦深極限、變形光學成因、半曝光場拼接瓶頸，以及先進製程晶圓廠在物理微縮與量產成本之間的關鍵決策點。
光學極限如何決定晶片線寬？用瑞利準則看懂微影三大變數
微影製程的本質，是將光罩上的電路圖案透過光學透鏡或反射鏡組縮小投射到塗布光阻（Photoresist）的矽晶圓表面。決定系統能解析多細微線條的物理基礎，來自光學名師恩斯特·阿貝（Ernst Abbe）與瑞利勳爵（Lord Rayleigh）奠定的「瑞利準則（Rayleigh Criterion）」：
R = k₁ × (λ / NA)
公式中每個符號各自代表半導體製程演進中的核心工程控制點：
- R（Resolution，解析度／最小半節距 Half-Pitch）：光學系統能清晰分辨的兩條相鄰線條最小間距。R 越小，代表晶片能在相同面積內塞入更多電晶體邏輯閘與金屬導線。
- λ（Lambda，曝光光源波長）：過去四十年半導體主要依賴「縮短光源波長」推動摩爾定律。從高壓汞燈的 g-line（436 nm）、i-line（365 nm），推進至準分子雷射的 KrF（248 nm）、ArF（193 nm），再透過高折射率純水將等效波長壓至 134 nm（浸潤式 DUV）。2018 年量產的標準 EUV 則跳躍至 13.5 nm。然而，在 13.5 nm 之下，物理界至今找不到更高能量且兼具高發光功率與實用多層膜反射率的光學系統（軟 X 射線缺乏高效反射鏡材料），因此光源波長已被鎖死在 13.5 nm。
- k₁（製程因子 Process Factor）：代表光阻材料化學、照明光源優化、光學鄰近效應修正（Optical Proximity Correction，OPC）以及相移光罩（Phase-Shift Mask，PSM）等技術能力的綜合參數。在單次曝光的光學繞射物理極限下，理論下限為 k₁ = 0.25。目前 0.33 NA EUV 量產的 k₁ 已經被壓榨到 0.28～0.30 附近，幾無再降空間；若要強行突破，只能採用自對準多重曝光（Self-Aligned Multiple Patterning，如 SAQP），但製程步驟與缺陷率將呈幾何級數暴增。
- NA（Numerical Aperture，數值孔徑）：定義為 NA = n × sin(θ)，其中 n 為傳播介質的折射率（EUV 處於高真空環境，n = 1.0），θ 則是光學鏡組所能收集並聚焦至晶圓的最大半孔徑角（Half-Angle of Acceptance）。
當光源波長 λ 固定在 13.5 nm，且製程因子 k₁ 逼近理論下限 0.25 時，微影設備要進一步縮減線寬 R，唯一的純光學物理突破口就是放大 NA。這正是微影設備霸主 ASML 開發 High-NA EUV（如 TWINSCAN EXE:5000 及 EXE:5200 系列）的核心動力。
在規劃產線佈局時，晶圓廠並非所有層別都盲目追求最新光學機台，而是依線寬嚴苛度分層曝光，詳細架構可參閱先進製程與成熟製程各自用在哪裡？從 AI 晶片、車用 MCU 到功率元件一次看懂，理解關鍵層與非關鍵層的設備搭配策略。
DUV 到 High-NA EUV 規格對照表：0.33 與 0.55 的關鍵鴻溝
為了看清微影技術演進的物理極限與工程差異，下表彙整從主流深紫外光（DUV）、標準 EUV、High-NA EUV 到下一代 Hyper-NA 的關鍵規格參數：
| 微影世代與機型 | 光源波長與數值孔徑 | 單次曝光極限線寬 (R) | 焦深裕度 (DOF) | 光學與光罩系統架構 |
|---|---|---|---|---|
| 浸潤式 DUV (如 NXT:2050i) | 193 nm (純水 n=1.44), NA 1.35 | ~38 nm (單次曝光極限) | ~100–150 nm | 屈光式透鏡組、4x 穿透式石英光罩、標準全視場 (26×33 mm) |
| 標準 EUV (如 NXE:3600D/3800E) | 13.5 nm (真空 n=1.0), NA 0.33 | ~13 nm (支援 3nm/2nm 關鍵層) | ~30–40 nm | 蔡司全反射式鉬矽鏡組、4x 反射式光罩、標準全視場 (26×33 mm) |
| High-NA EUV (EXE:5000/5200) | 13.5 nm (真空 n=1.0), NA 0.55 | ~8 nm (支援 2nm/A16/A14) | ~10–15 nm (縮小超過 60%) | 蔡司變形光學鏡組 (X:4x, Y:8x)、半曝光視場 (26×16.5 mm) |
| Hyper-NA EUV (研發評估中) | 13.5 nm (真空 n=1.0), NA 0.75+ | < 5 nm (次埃米級研究) | < 5 nm (逼近原子平整度) | 超大孔徑非球面鏡、偏振光補償、需革命性光阻與載台平整度 |
從表中規格可看出，NA 從 0.33 提升至 0.55，單次曝光極限線寬直接從 13 nm 壓低至 8 nm，這代表原本在 0.33 NA 下必須進行雙重曝光（EUV Double Patterning）的超密集金屬互連層，在 High-NA 下能恢復單次曝光完成，顯著消除套刻誤差（Overlay Error）並省下繁複的光罩循環。
然而，這張表最致命的工程警訊在於焦深裕度（DOF）欄位：High-NA 的焦深直接暴跌至 10～15 nm。這意味著晶圓表面哪怕只有數個奈米的微觀起伏或熱脹冷縮，就會直接脫離成像焦點，造成圖案模糊或嚴重缺陷。
光學孔徑變大有什麼代價？焦深銳減與變形光學的物理考驗
光學設計從來沒有免費的午餐。當光學工程師透過放大入射半角 θ 將 NA 從 0.33 拉抬到 0.55 時，微影設備立刻撞上兩道嚴酷的物理高牆：焦深崩塌與光罩 3D 遮蔽效應。
1. 焦深的平方反比崩塌
微影系統的焦深（Depth of Focus，DOF）代表光學影像在光阻厚度方向上維持清晰圖案的可容忍縱向深度，其物理關係式如下：
DOF = k₂ × (λ / NA²)
注意兩者的比例關係：解析度 R 僅與 NA 呈「一次反比」，但焦深 DOF 卻與 NA 呈「二次平方反比」！
當 NA 由 0.33 擴大到 0.55，孔徑放大為 1.67 倍，但其平方項 NA² 暴增為約 2.78 倍。計算結果顯示，焦深直接萎縮為原本的 36%，實務有效焦深裕度僅剩 10～15 nm（相當於幾十顆矽原子的直徑）。
焦深極窄化對晶圓製造帶來全面連鎖反應：
- 光阻膜厚被迫極端減薄：為了防止曝光時光線在光阻頂部與底部產生焦距偏差，並避免顯影後高深寬比圖案發生毛細力倒塌（Pattern Collapse），光阻膜厚必須從 35 nm 劇降到 15～20 nm。傳統化學放大光阻（CAR）在超薄膜厚下面臨顯影對比度不足與隨機缺陷（Stochastic Defects），迫使晶圓廠加速評估金屬氧化物光阻（Metal Oxide Resist，MOx PR）。
- 奈米級載台平整度與熱管理挑戰：曝光載台在高速掃描時，晶圓表面平整度、化學機械研磨（CMP）後的微觀波紋、以及光阻受高能量 EUV 照射產生的局部熱變形，都必須被嚴格箝制在奈米級以內。這項平整度要求與先進封裝載板在高溫下對抗翹曲的嚴苛邏輯如出一轍，相關熱應力與平整度機理可參考玻璃基板 vs ABF 載板差在哪？先進封裝 TGV 製程平整度與翹曲挑戰解析。
2. 光罩 3D 遮蔽效應逼出「變形光學」
在深紫外光（DUV）透鏡系統中，光線是垂直穿透石英光罩的；但極紫外光（EUV）極易被空氣與所有透明光學玻璃吸收，因此微影系統內部必須全真空，光學元件與光罩也全數改為「反射式鉬矽多層膜（Mo/Si Multilayers）」。
為了讓入射光與反射光分開，EUV 主射線必須以微小的傾斜角（在 0.33 NA 系統中約為 6 度）斜向射入光罩。光罩表面有吸光材料構成的電路幾何結構。當晶圓端 NA 放大到 0.55 時，如果光罩端依舊維持傳統的 4x 縮放倍率，光罩端的聚光半角會過大，導致射入光罩吸收層的光線角度過於傾斜。
此時會發生嚴重的「光罩 3D 遮蔽效應（Mask 3D Effects，M3D）與暗影效應（Shadowing Effect）」：傾斜的光線被高聳的吸光層側壁擋住，導致背光面的微細線路無法正常反射成像，電路圖案產生嚴重失真與非對稱偏差。
為了解決遮蔽效應，光罩端的角度必須變平緩，最直接的做法是將放大倍率從 4x 提高至 8x。然而，如果 X 軸與 Y 軸同時改成 8x 縮放，在現有標準 6 吋石英光罩尺寸不變的前提下，單次投射到晶圓上的視場面積將縮小為原本的四分之一（26 mm × 8.25 mm），晶圓曝光總次數將暴增 4 倍，機台每小時晶圓產出量（WPH）將直接腰斬再腰斬，量產成本將完全失控。
蔡司與 ASML 的革命性解答就是變形光學（Anamorphic Optics）：
- X 軸（垂直掃描方向）：維持傳統的 4x 縮放。
- Y 軸（沿著掃描方向）：改採 8x 縮放。
透過採用非對稱曲率的變形反射鏡組，並讓光罩台與晶圓台在 Y 軸以非對稱的 8:1 速度差同步高速掃描，成功在消除光罩 3D 遮蔽效應的同時，將晶圓上的曝光區域保存在 26 mm × 16.5 mm 的「半曝光視場（Half Field）」，避免產能徹底崩潰。
大晶片怎麼曝光？半曝光視場與光罩拼接（Stitching）技術瓶頸
變形光學保住了晶圓產能，卻在晶片設計端引爆了新的結構危機。
在傳統 0.33 NA EUV 與 DUV 時代，業界通用的「全曝光視場（Full Field）」尺寸為 26 mm × 33 mm = 858 mm²。過去十年，資料中心 AI 伺服器晶片與頂級 GPU（如 NVIDIA Hopper、Blackwell 架構與高效能運算 XPU）為了追求最大算力，單一晶片面積往往逼近 700～850 mm² 的微影極限（Reticle Limit）。
而在 0.55 NA High-NA EUV 下，曝光視場被強制砍半至 26 mm × 16.5 mm = 429 mm²。這意味著：任何面積大於 429 mm² 的大型單晶粒（Monolithic Die），都無法再用一張光罩、單次曝光製作出來！
光罩拼接（Stitching）的奈米級地獄
面對大於半視場的巨型晶片，晶片製造商面臨兩種技術選擇：進行光罩拼接（Mask Stitching），或是全面轉向小晶片（Chiplet）拆分。
若選擇在同一顆單晶片上進行光罩拼接，晶圓廠必須分別製作兩張不同的光罩（例如晶片上半部與下半部），先曝光上半部，再精準移動晶圓曝光下半部，並在兩者的重疊接縫區（Stitch Boundary）完成線路對接：
- 套刻重疊誤差（Overlay Budget）極限：在 2nm 及 A16 世代，內部最緊湊的金屬層線距僅有十餘奈米。兩次獨立曝光在縫合交界處的對準誤差必須嚴格限制在 1～2 nm 以內。哪怕出現極微小的機械熱漂移，交界處跨區連接的數萬條高速金屬導線就會產生斷路、高阻抗或短路，直接摧毀整顆晶片的良率。
- 設計規則與面積懲罰：晶片設計團隊（EDA 與電路設計師）不能再隨意跨界走線，必須在拼接邊界處留出寬闊的禁制區（Keep-Out Zone），採用更粗的導線、冗餘通孔（Redundant Vias）與特殊的緩衝邏輯單元，這不僅會增加晶片設計難度，更會侵蝕寶貴的矽晶圓面積。
小晶片架構與先進封裝的必然崛起
正因為光罩拼接的量產良率極度脆弱，半導體產業在邁向 High-NA EUV 的同時，加速將晶片架構轉向「模組化小晶片（Chiplet）」。
設計者不再強求製造超過 700 mm² 的單一巨石晶片，而是將運算核心（Compute Die）、快取記憶體模組與 I/O 控制介面拆解成數顆小於 400 mm² 的獨立 Chiplet，運算核心採用 High-NA EUV 製程製造，其他非關鍵模組採用成熟製程，最後在後段透過高密度先進封裝基板互連。當晶片尺寸在後段持續擴大時，產能與基板面積效益也成為新戰場，相關封裝製程對比可參閱面板級扇出型封裝（FOPLP）能解決 CoWoS 產能荒嗎？解析方型基板的面積效益與翹曲（Warpage）難題。
先進製程在物理極限與量產成本之間的平衡點
在半導體製造的歷史上，勝負從來不是由「誰最先採用最高規格的物理設備」決定，而是由「誰能在可控的良率下提供最低的每單位運算成本」決定。High-NA EUV 的導入節奏，鮮明反映了晶圓代工雙雄不同的商業哲學。
兩大巨頭的 High-NA 戰略分歧
- 英特爾（Intel）的技術進攻策略：
英特爾在 2024 年率先生產並組裝了全球第一台商業研發級 ASML TWINSCAN EXE:5000，並積極下訂量產型 EXE:5200。英特爾的戰略意圖非常明確：希望藉由 High-NA 的 8 nm 單次曝光能力，在 Intel 18A / Intel 14A 節點避開繁瑣且容易失誤的多重曝光流程，藉由物理光學的先發優勢爭取電晶體密度與製造週期（Cycle Time）的領先地位。
- 台積電（TSMC）的精密成本效益主義：
台積電對於 High-NA EUV 則採取極為審慎的評估態度。在 2nm（N2 系列）以及導入超級電軌（Super Power Rail，背面供電）的 A16 節點中，台積電確認繼續以成熟的 0.33 NA EUV 搭配自對準多重曝光（Low-NA Multi-Patterning）與優化光阻技術推進。台積電評估，現有機台已完成巨額折舊，且無需承擔變形光學半曝光場帶來的光罩套數倍增與拼接良率風險。台積電預計將 High-NA EUV 的大規模商業導入時間點保留給後續的 A14 或 2028 年後世代，待周邊生態系完全成熟。
決定 High-NA 導入臨界點的關鍵因子
晶圓廠究竟何時「必須」採用 High-NA EUV？決策的核心公式在於「多重曝光累計缺陷成本」與「High-NA 機台折舊與生態成本」之間的交會點：
- 設備資本支出與折舊：一台標準 0.33 NA EUV（如 NXE:3800E）售價約為 1.8 億至 2 億美元；而一台 0.55 High-NA EUV（如 EXE:5200）售價逼近 3.8 億至 4 億歐元（超過 4 億美元），價格翻倍。
- 曝光次數與光罩成本：若使用 0.33 NA 進行關鍵金屬層曝光，當間距縮小至必須採用三次甚至四次多重曝光（SAQP 或 LELELE）時，光罩套數倍增、晶圓在機台內反覆清洗、沉積、微影與蝕刻的次數急遽增加，產線生產週期大幅拉長，每道步驟疊加的隨機缺陷率將蠶食良率。
- 周邊生態系的成熟度：High-NA 並非單打獨鬥，它高度依賴超薄金屬氧化物光阻（MOx PR）、能承受高功率電子轟擊的新型碳奈米管光罩護膜（Pellicle）、以及專門適應半曝光場的 EDA 光罩拼接驗證軟體。
當 0.33 NA 多重曝光帶來的累計良率損失與工時成本，正式超越 High-NA 機台折舊與半視場光罩成本之時，High-NA EUV 才會從「少數研發線的技術展示」真正轉變為「大規模商業量產的最佳解」。
